##
管制模块协同管制10、 须要多个；二第，高端管制芯片选用的表洋的，后门设 计大概生活，信号数据管制舛误的题目导致被他方应用带来雷达。主意正在于针对上述已有工夫的亏折创制实质 0005 本创制的，P的雷达信号 管制板卡提出了一种基于双DS，和利用国产芯片 导致的管制机本能亏折和兼容度不高的题目处理了目前雷达管制机依赖表洋高端器件所生活的平和性题目。到达上述主意0006 为，的思途是本创制，PGA芯片的电途机闭采用双DSP芯片与F，卓越的管制本能使得 板卡具有；自立研发芯片采用全国产，本能取得保障使得板卡平和。0109392 A 3 0007 仿单 1/3 页 3 CN 11。 片多途时钟芯 片、 3个3U-VPX邻接器、 电平转换芯片组、 电源网 络2、芯片、 FPGA芯片、 8片数 据存储芯片、 3片步骤加载芯片、 2；点FT-M6678 的DSP芯片所述每个DSP芯片均采用多核浮，线 片数据存储芯片邻接 每个DSP芯片永别通过总；M7K325T的FPGA芯片所述FPGA芯片采用 JF，U-VPX邻接器通过高速串行总线；总线接口举办互联保障数据传输的实 时性DSP芯片与FPGA芯片通过 高速串行。拥有 可兼容性强、 平和本能强所长本创制采用全国产化器件以保障板卡，对雷达回波数据的及时信号管制可操纵于雷达信 号管制编制中。请求权力。 A芯片供给所需时 钟信号17、SP芯片和FPG，途时钟和第一片 DSP芯片高速接口所需的4途125MHz的差分时钟第一片多途时钟芯片供给DSP芯片内锁相环所需的6途25MHz的单 
